扇出型晶圓級封裝 (FOWLP) 已經成為半導體封裝領域的遊戲改變者。.
它使晶片封裝具有更高的 I/O（輸入/輸出）密度、優異的電氣性能和更小的尺寸，可滿足 5G、汽車、人工智能和消費電子等產業的需求。.
什麼是扇出型晶圓級封裝？
扇出式晶圓級封裝 (FOWLP) 是一種先進的半導體封裝技術，晶片嵌入在模具化合物中，並透過再分配層 (RDL) 重新路由至外部接點，而不使用傳統的基板。.
簡單來說，您可以想像將一個小裸片 (晶片) 放置在一個平面上，並覆蓋一層保護殼。然後，金屬軌跡從晶片向外「扇形」，以建立電氣連接。這個製程所產生的封裝就像迷你印刷電路板 (PCB)，只是在微米級的層次。.
扇出型封裝與扇入型封裝不同，扇入型封裝是將互連線保留在晶片區域內，而扇出型封裝則是將互連線延伸至外部，因此 I/O 數量更多，訊號完整性更好，佈局自由度更高。.
為何使用扇出式晶圓級封裝？
使用 FOWLP 是因為它能滿足現代微電子的關鍵需求：
- 微型化:實現智慧型手機和可穿戴科技所需的超薄、精巧封裝。.
- 效能:由於電路徑較短，可降低寄生電感和電容。.
- 熱效率： 散熱效果比傳統封裝更好，提高可靠性。.
- 成本效益： 無需使用 BGA 或倒裝晶片封裝中使用的interposer 或有機基板。.
舉例來說，Apple 的 A 系列晶片用於 iPhone，利用一種稱為整合風扇輸出 (InFO) 的 FOWLP 形式，將高效能裝入薄型機殼中。.
FOWLP 應用程式
扇出型晶圓級封裝可廣泛應用於需要高密度封裝和優異散熱/電氣性能的領域。 這包括
1.行動與消費性電子產品
FOWLP 可為 SoC 和 RF 模組提供小巧、高效能的封裝，透過整合元件而無需基板，在縮小尺寸的同時提高速度、電源效率和訊號品質。.
2.汽車電子
FOWLP 支援雷達感測器和 ADAS 系統，提供熱穩定性和高密度互連，對於可靠、節省空間的汽車級電子模組至關重要。.
3.物聯網裝置
Fan-Out 封裝可實現具有高效熱處理和低功耗互連的超小型晶片，非常適合需要在小型封裝中實現高連通性的受空間限制的 IoT 裝置。.
4.可穿戴設備與醫療裝置
FOWLP 的薄型尺寸和生物相容性模具材料使其適用於植入式和穿戴式電子產品，提高了性能、舒適性和長期可靠性。.
5.高效能運算 (HPC)
透過 FOWLP 進行的多晶片整合可支援以晶片為基礎的 HPC 系統，在小尺寸、節能的基礎上實現密集、高速互連和可擴展的處理能力。 其支援系統封裝 (SiP) 設計的能力，使其成為將記憶體、感測器、天線和邏輯整合到單一平台的理想選擇。.
FOWLP 製程流程
扇出 (Fan-Out) 製程在晶圓製造完成後開始，包含下列步驟：
1.晶圓切割
晶圓切割包括使用精密刀片或雷射將處理過的晶圓切割成單獨的裸晶片。精確的切割可防止微裂縫，確保裸晶的完整性，並在不影響可靠性的情況下，為每個晶片的進一步封裝步驟做好準備。.
2.模具放置在載體上
使用自動化取放系統，將單獨的模具面朝下安裝在臨時載體上。精確的對位可確保後續階段的正確路由與連接，直接影響扇出封裝中再分配層的精確度。.
3.模具化合物的應用（調和）
在放置的晶粒上塗佈模具化合物，將其嵌入環氧樹脂中，形成較大的再造晶圓。這可創造扇出區域，並為擴展路由空間的再分配層形成奠定基礎。.
4.晶圓減薄與清潔
再造晶圓經研磨以達到均勻的厚度，然後再使用電漿或化學製程進行清洗。薄化可改善熱效能並實現細間距互連，而清洗則可確保 RDL 階段的附著力和材料相容性。.
5.再分配層 (RDL) 形成
利用光刻和電鍍技術，建立細小的銅線，從晶片墊向外重新佈線連接。這種扇出式架構可在緊湊型半導體封裝中實現更高的 I/O 數量和更佳的電氣性能。.
6.撞球或掉球
焊球沉積在 RDL 上，形成外部互連。這樣就能與最終的 PCB 進行電氣和機械連接。受控的凸塊可確保高速應用中可靠的安裝和信號完整性。.
7.封裝單元
使用機械或雷射切割方式，將完成重組的晶圓切割成獨立封裝。切割完成後的晶片封裝即可進行測試，並整合至具有高效能需求的系統層級組裝中。.
整個過程需要極高的精度。舉例來說，模具固化期間的移位會導致 RDL 階段的錯位，這是高密度佈局的最大挑戰之一。.
FOWLP 有哪些優勢？
更高的 I/O 密度
FOWLP 使用再分配層 (Redistribution Layers) 實現晶片邊緣以外的互連，允許更高的 I/O 數量和緊湊的佈線，是複雜、高性能半導體應用的理想選擇。.
下剖面
透過消除笨重的基板，FOWLP 創造出超薄封裝。這有助於時尚的產品設計，特別是在智慧型手機、可穿戴裝置和空間有限的電子產品中。.
改善電氣與熱能性能
FOWLP 中較短的訊號路徑可減少寄生效應並加強散熱，在密集的晶片配置中同時提高速度和熱可靠性。.
無需基材
FOWLP 不需要使用傳統基材，可降低材料成本並簡化包裝結構，從而提高供應鏈的效率和靈活性。.
擴充性
FOWLP 支援單顆或多顆晶粒的整合，實現模組化系統封裝 (SiP) 和晶片架構，滿足不斷演進的高密度電子需求。.
扇出封裝類型
1.標準單模 FOWLP
此封裝將單顆晶粒整合到模壓再造晶圓中，並透過再分配層將連接向外延伸。它實現了小巧、低成本的封裝，是具有優異熱能和電能效率的 RF 晶片和電源管理 IC 的理想選擇。.
2.多模 FOWLP
多顆晶粒以精心控制的間距嵌入再造晶圓中。再分配層將它們連接在同一封裝中，允許緊湊的多晶片整合，並降低了單一裝置中處理器和感測器等裝置的板級複雜性。.
3.Fan-Out SiP (系統封裝)
將裸片與被動元件、記憶體和感測器結合在一個模製結構中。再分配層將所有元件互連，形成一個小型化系統。這可增強智慧型手機和 RF 前端設計的效能，並實現高功能模組。.
4.高密度 FOWLP / RDL 互連器
可作為高密度互連平台，無需使用有機互連基板。它支援晶片設計，可在多顆晶片之間進行細線路由。常見於 AI 加速器、5G SoC 和先進邊緣運算模組等高效能應用。.
FOWLP 製造的挑戰是什麼？
儘管 FOWLP 有許多好處，但仍面臨技術上的障礙：
模具固化過程中的移模
成型過程中的熱膨脹會移動晶片位置，導致 RDL 錯位。在高密度佈局中，準確的位置可確保電氣連接性，並防止良率損失。.
翹曲
材料之間的熱應力會導致晶圓在成型後翹曲。受控的平面度對於可靠的 RDL 形成、晶粒接合和高產量組裝製程而言是不可或缺的。.
材料應力
模具、矽和 RDL 層之間的應力可能會導致裂縫或分層。應力管理可改善機械完整性和長期封裝可靠性。.
檢查難度
模具或 RDL 下方的內部空隙難以偵測。X 射線和 CT 等先進成像技術可確保在最終組裝前找出隱藏的缺陷。.
製程複雜性
FOWLP 比傳統的 WLP 涉及更多的階段，需要精確的控制和線上計量。這種複雜性可支援更高的整合度，但需要嚴格的製程監控。.
計量與檢驗在 FOWLP 中的角色
FOWLP 中的度量衡可驗證微米級的結構和尺寸精度。它使用科學、非接觸方法在製程早期偵測缺陷。這可確保可靠性和效能一致性，並支援高產量的半導體製造。.
光學計量
光學量測是利用反射光來捕捉 2D 和 3D 表面特徵。它可以精確測量翹曲、凸點高度和表面變化。此方法可確保 FOWLP 生產中的結構均勻性，並支援嚴格的設計公差。.
X 光和 CT 成像
X 射線和 CT 成像可檢測焊點和底部填充層內隱藏的空隙和結構缺陷。這些非破壞性方法可在扇出封裝過程中辨識出表面看不到的故障，從而提高可靠性。.
雷射輪廓儀
雷射輪廓儀使用聚焦光束來繪製凸點高度、共面性和晶片偏移。它可提供高解析度的表面輪廓，協助製造商維持對齊與平整度，這對多層封裝中的電氣接觸至關重要。.
超音波影像
超音波成像可將高頻音波送入封裝，以評估內部接合完整性。它可以在不損壞封裝的情況下，找出接線鍵合或晶片連接中的弱連接或斷裂連接，確保長期的電氣性能。.
紅外熱成像
紅外線熱成像可視化半導體封裝上的熱分佈。它可以檢測到隱藏的缺陷，例如分層或熱應力區域，幫助工程師在密集的 FOWLP 設計中防止因過熱或材料分離造成的故障。.
VIEW 微米計量 - 實現可靠的扇出封裝
VIEW 設計先進的光學量測系統，支援線上檢測需求，實現高產能 FOWLP 生產。 FOWLP 要求微米級精度，VIEW Micro-Metrology 提供先進的檢測系統，用於 RDL、凸點、空隙和接合完整性分析。我們的 光學量測系統 支援半導體、醫療及電子製造產線的超精密、高速量測，可直接整合至製程流程中。.
總結
扇出式晶圓級封裝不僅是一種趨勢，更是半導體整合的關鍵轉變，可支援對效能、密度和縮小外觀尺寸日益增長的需求。從智慧型手機到自動駕駛汽車、, FOWLP 正在塑造下一代電子產品。.
如需專為 FOWLP 和高密度包裝打造的精確線上檢測解決方案，請聯絡 查看微計量, 精確度與效能的完美結合。.