扇出型晶圆级封装 （FOWLP）已成为半导体封装领域的变革性技术。
该技术使芯片封装能够实现更高的I/O（输入/输出）密度、卓越的电气性能及更小尺寸，满足5G、汽车、人工智能和消费电子等行业的需求。
什么是扇出型晶圆级封装？
扇出晶圆级封装（FOWLP）是一种先进的半导体封装技术，其中芯片被嵌入模塑化合物中，并通过再分配层（RDL）重新布线至外部触点，无需使用传统基板。
简而言之，想象将一个微型芯片置于平面上，并用保护壳将其覆盖。随后，金属导线从芯片向外延伸，呈扇形展开以建立电气连接。此工艺最终形成类似微型印刷电路板（PCB）的封装结构，其尺寸仅在微米级水平。
与扇入封装不同，扇出封装将互连引线延伸至芯片区域之外，从而实现更高的I/O数量、更优的信号完整性及更大的布局自由度。
为什么采用扇出型晶圆级封装？
FOWLP技术之所以被采用，是因为它满足了现代微电子学领域的关键需求：
- 微型化：实现智能手机和可穿戴设备所需的超薄紧凑封装。
- 性能: 通过缩短电路路径，降低寄生电感和电容。
- 热效率: 比传统包装更有效地散热，提高可靠性。
- 成本效益： 无需使用BGA或倒装芯片封装中所需的中介层或有机基板。
例如，苹果用于iPhone的A系列芯片采用了一种名为集成扇出封装（InFO）的反向贴合封装技术，从而在纤薄外壳中实现高性能集成。
FOWLP应用
扇出晶圆级封装技术在需要高密度封装和卓越热/电性能的领域得到广泛应用，包括：
1. 移动与消费电子
FOWLP技术通过无基板集成组件，为系统级芯片（SoC）和射频模块实现紧凑型高性能封装，在缩小尺寸的同时提升速度、能效及信号质量.
2. 汽车电子
FOWLP技术通过提供热稳定性和高密度互连，为雷达传感器和ADAS系统提供支持，这对实现可靠且空间高效的汽车级电子模块至关重要。
3. 物联网设备
扇出型封装技术可实现超紧凑芯片设计，兼具高效散热管理与低功耗互连特性，特别适用于空间受限的物联网设备——这类设备需在小型封装中实现高连接性。
4. 可穿戴设备与医疗器械
FOWLP凭借其纤薄结构和生物相容性模具材料，适用于植入式和可穿戴电子设备，可提升性能、舒适度及长期可靠性.
5. 高性能计算（HPC）
通过前端倒装封装（FOWLP）实现的多芯片集成技术，为基于芯片片段的高性能计算系统提供了支持。该技术可在小型化、高能效的封装中实现高密度高速互连，并提供可扩展的处理能力。其支持系统级封装（SiP）设计的能力，使其成为将内存、传感器、天线和逻辑电路集成于单一平台的理想选择。
FOWLP流程图
扇出工艺在晶圆制造完成后开始，包括以下步骤：
1. 晶圆切割
晶圆切割是通过精密刀具或激光将加工后的晶圆切割成独立裸芯片的过程。精确的切割可避免产生微裂纹，确保芯片完整性，并为后续封装步骤做好准备，同时不影响芯片可靠性。
2. 芯片在载体上的放置
通过自动化拾放系统，将单个芯片面朝下安装在临时载体上。精确对位确保后续工序中布线与连接的正确性，这直接影响扇出封装中再分配层的精度。
3. 模具化合物应用（再构造）
模具化合物被涂覆于放置的模具上方，将其嵌入环氧树脂中形成更大的再构造晶圆。此工艺可创造扇出区域，并为形成具有扩展布线空间的再分配层奠定基础。
4. 晶圆减薄与清洗
重组后的晶圆经研磨处理以获得均匀厚度，随后通过等离子或化学工艺进行清洗。减薄工艺可提升热性能并实现精细间距互连，而清洗则确保在RDL阶段的附着力与材料兼容性。
5. 再分配层（RDL）的形成
通过光刻和电镀工艺，构建精细的铜线将芯片焊盘的连接向外重新布线。这种扇出架构使紧凑型半导体封装能够实现更高的I/O数量并提升电气性能。
6. 凸点成型或焊球成型
焊球沉积在RDL层上形成外部互连结构，从而实现与最终PCB的电气和机械连接。可控的凸点成型工艺确保在高速应用中具备可靠的安装性能与信号完整性。
7. 封装分离
完成重组的晶圆通过机械或激光切割成独立封装。分离工序最终形成扇出型芯片封装，使其能够满足高性能需求的系统级组装测试要求。
整个过程要求极高精度。例如，模具固化期间芯片位移可能导致RDL阶段对位偏差，这是高密度布局面临的最大挑战之一。
FOWLP有哪些优势？
更高I/O密度
FOWLP技术通过再分配层实现超越芯片边缘的互连，支持更高I/O数量与紧凑布线，是复杂高性能半导体应用的理想选择。
更低外形
通过消除笨重的基板，FOWLP技术实现了超薄封装。这为产品设计提供了更纤薄的解决方案，尤其适用于智能手机、可穿戴设备及空间受限的电子产品。
提升的电气与热性能
薄膜上层封装技术（FOWLP）通过缩短信号路径，有效降低寄生效应并增强散热能力，从而在高密度芯片配置中同时提升运行速度与热可靠性。
无需基板
FOWLP技术消除了对传统基板的需求，既降低了材料成本，又简化了封装结构，从而打造出更高效、更灵活的供应链体系。
可扩展性
FOWLP技术支持单芯片或多芯片集成，可实现模块化系统级封装（SiP）和芯片级封装架构，满足不断演进的高密度电子设备需求。
扇出封装类型
1. 标准单芯片FOWLP封装
该封装技术将单芯片集成于模塑再构晶圆中，通过再分配层将引线向外延伸。其实现紧凑型低成本封装，特别适用于射频芯片和电源管理IC，具备卓越的热效率与电效率.
2. 多芯片FOWLP技术
多个芯片被精确间距地嵌入重组晶圆中。通过重分布层在同一封装内实现芯片互联，从而实现紧凑的多芯片集成，并降低处理器和传感器等单体设备的电路板级复杂度。
3. 扇出型 SiP（系统级封装）
将芯片与无源元件、存储器及传感器集成于单一模塑结构中。通过再分配层实现所有元件的互联，形成微型化系统。此技术可提升性能，助力智能手机及射频前端设计实现多功能模块化。
4. 高密度FOWLP/RDL中介层
作为无需有机中介层的高密度互连平台，通过实现多芯片间的精细布线支持芯片级封装设计。广泛应用于AI加速器、5G系统级芯片及先进边缘计算模块等高性能领域。
FOWLP制造面临哪些挑战？
尽管具有诸多优势，FOWLP仍面临技术障碍：
模具固化过程中的位移
成型过程中的热膨胀会导致模具位置偏移，从而造成RDL错位。精确定位可确保电气连接性，并防止高密度布局中的良率损失。
翘曲
材料间的热应力导致晶圆成型后发生翘曲。可控的平整度对于可靠的RDL形成、芯片键合以及高吞吐量组装工艺至关重要。
材料应力
模具层、硅层与RDL层之间的应力可能导致裂纹或分层。有效管理此应力可提升机械完整性并增强封装的长期可靠性。
检测难度
模具或RDL底部的内部空洞难以检测。先进的成像技术如X射线和CT可确保在最终组装前发现隐藏缺陷。
工艺复杂性
与传统晶圆级封装相比，晶圆级封装涉及更多工艺阶段，需要精确控制和在线测量。这种复杂性支持更高集成度，但要求严格的工艺监控。
计量与检测在薄膜多层封装中的作用
薄膜多层封装（FOWLP）中的计量技术可验证微米级结构与尺寸精度。该技术采用科学非接触式检测方法，能在工艺早期阶段发现缺陷，从而确保产品可靠性与性能一致性，并支持高良率的半导体制造。
光学计量
光学计量技术通过反射光捕捉二维及三维表面特征，可精确测量翘曲度、凸点高度及表面变化。该方法确保结构均匀性，并支持薄膜晶圆堆叠（FOWLP）生产中严格的设计公差要求。
X射线与CT成像
X射线与CT成像技术可检测焊点内部及底部填充层中的隐蔽空洞与结构缺陷。这些无损检测方法通过识别扇出封装过程中表面不可见的故障点，显著提升产品可靠性。
激光轮廓测量
激光轮廓测量技术利用聚焦光束绘制凸点高度、共面度及芯片偏移量。该技术可提供高分辨率表面轮廓图，助力制造商维持多层封装中对电气接触至关重要的对准度和平整度。
超声波成像
超声波成像技术通过向封装内部发射高频声波来评估内部键合的完整性。该技术能在不损伤封装的前提下，精准识别引线键合或芯片粘接中的弱连接或断裂连接，从而确保长期电气性能的稳定性。
红外热成像技术
红外热成像技术可直观呈现半导体封装的热分布情况。该技术能检测分层或热应力区等隐蔽缺陷，帮助工程师在高密度FOWLP设计中预防因过热或材料分离导致的故障。
VIEW微计量技术——助力可靠扇出封装
VIEW设计先进的光学计量系统，以满足在线检测需求，助力实现高吞吐量的前端堆叠封装（FOWLP）生产。鉴于FOWLP工艺需达到微米级精度，VIEW微计量技术提供先进的检测系统，用于进行通孔导线（RDL）、凸点、空隙及键合完整性分析。我们的 光学计量系统 通过超精密、高速测量技术，直接集成于工艺流程，为半导体、医疗及电子制造生产线提供支持。
结论
扇出型晶圆级封装不仅是一种趋势，更是半导体集成领域的一次关键性变革，它满足了性能提升、密度增加和体积缩小的日益增长的需求。从智能手机到自动驾驶汽车， FOWLP 正在塑造下一代电子产品。
若需为FOWLP及高密度封装量身打造的精准在线检测解决方案，请联系 查看微计量这里是精密与性能的完美结合。