ファンアウト型ウェーハレベルパッケージング (FOWLP)は半導体パッケージングのゲームチェンジャーとして登場した。.
I/O（入出力）密度の向上、優れた電気性能、小型化を実現し、5G、車載、AI、家電などの産業ニーズに対応する。.
ファンアウト ウェーハ レベル パッケージングとは何ですか?
ファンアウト・ウエハーレベル・パッケージング（FOWLP）は、チップをモールドコンパウンドに埋め込み、再配線層（RDL）を介して外部接点に再配線する先進的な半導体パッケージング技術であり、従来の基板を使用しない。.
簡単に言えば、小さなダイ（チップ）を平らな面に置き、保護シェルで覆うことを想像してほしい。次に、電気的な接続を行うために、チップから「広げて」金属トレースを外側に構築します。このプロセスにより、ミクロン単位でミニプリント基板（PCB）のような動作をするパッケージが出来上がる。.
相互接続がダイ・エリア内にとどまるファンイン・パッケージングとは異なり、ファンアウトでは相互接続が外部に拡張されるため、I/O数が増え、シグナルインテグリティが向上し、レイアウトの自由度が増す。.
なぜファンアウト・ウェハーレベル・パッケージが使われるのか？
FOWLPが使用されるのは、それが現代のマイクロエレクトロニクスの重要な要求に対応しているからである：
- 小型化:スマートフォンやウェアラブル機器に求められる超薄型・小型パッケージを実現。.
- パフォーマンス:電気経路が短くなるため、寄生インダクタンスと寄生キャパシタンスを低減。.
- 熱効率： 従来のパッケージよりも熱が拡散しやすく、信頼性が向上。.
- コスト効率： BGAやフリップチップパッケージに使用されるインターポーザーや有機基板が不要になります。.
例えば、iPhoneに採用されているアップルのAシリーズチップは、InFO（Integrated Fan-Out）と呼ばれるFOWLPの一形態を活用し、薄い筐体に高性能を詰め込んでいる。.
FOWLPアプリケーション
ファンアウト・ウェハーレベル・パッケージは、高密度実装と優れた熱・電気性能を必要とする分野で幅広く使用されています。 これには以下が含まれます：
1.モバイル＆コンシューマー・エレクトロニクス
FOWLPは、SoCやRFモジュールのためのコンパクトで高性能なパッケージングを可能にし、基板なしでコンポーネントを統合することで、スピード、電力効率、信号品質を向上させながらサイズを縮小します。.
2.カーエレクトロニクス
FOWLPは、信頼性が高く、スペース効率の高い車載グレードの電子モジュールに不可欠な熱安定性と高密度相互接続を提供することで、レーダーセンサーとADASシステムをサポートします。.
3.IoTデバイス
ファンアウトパッケージは、効率的な熱処理と低消費電力相互接続を備えた超小型チップを実現し、小型パッケージで高い接続性を必要とする、不動産に制約のあるIoT機器に理想的です。.
4.ウェアラブル＆医療機器
FOWLPの薄いフォームファクターと生体適合性のあるモールド材料は、性能、快適性、長期信頼性を向上させ、埋め込み型およびウェアラブルエレクトロニクスに適している。.
5.高性能コンピューティング (HPC)
FOWLPによるマルチダイ集積はチップレットベースのHPCシステムをサポートし、高密度で高速な相互接続とスケーラブルな処理能力を小型でエネルギー効率の高いフットプリントで実現します。 システム・イン・パッケージ（SiP）設計をサポートする能力により、メモリ、センサー、アンテナ、ロジックを1つのプラットフォームに統合するのに理想的です。.
FOWLPプロセスの流れ
ファンアウトプロセスはウェハ製造後に開始され、以下のステップを含む：
1.ウェハーダイシング
ウェーハダイシングでは、加工されたウェーハを精密なブレードやレーザーを用いて個々のベアダイに切断します。正確なダイシングはマイクロクラックを防ぎ、ダイの完全性を確保し、信頼性を損なうことなく、各チップをさらなるパッケージング工程に備えます。.
2.キャリアへのダイの配置
個々のダイは、自動ピックアンドプレースシステムを使用して、仮設キャリア上にフェイスダウンでマウントされます。正確なアライメントにより、後工程での適切な配線と接続が保証され、ファンアウトパッケージングの再配布層の精度に直接影響します。.
3.モールドコンパウンドの塗布（再構成）
モールドコンパウンドは、配置されたダイの上に吐出され、ダイをエポキシ樹脂に埋め込み、より大きな再構成ウェハを形成する。これにより、ファンアウト領域が形成され、配線スペースが拡張された再配線層形成のベースが設定されます。.
4.ウェハーの薄片化と洗浄
再構成されたウェハは、均一な厚さになるように研磨され、プラズマまたは化学プロセスを用いて洗浄される。薄化によって熱性能が向上し、ファインピッチの相互接続が可能になる一方、洗浄によってRDL段階での接着性と材料の互換性が確保されます。.
5.再分配層（RDL）の形成
フォトリソグラフィと電気メッキを使用して、微細な銅線がダイパッドから外側に接続を迂回するように構築されます。このファンアウトアーキテクチャにより、コンパクトな半導体パッケージで、より多くのI/O数と電気的性能の向上が可能になります。.
6.バンプまたはボールドロップ
はんだボールは RDL 上に堆積され、外部相互接続を形成する。これにより、最終的なPCBへの電気的および機械的接続が可能になります。制御されたバンプは、高速アプリケーションにおける信頼性の高い実装とシグナルインテグリティを保証します。.
7.パッケージング
完成した再構成ウェハは、メカニカルダイシングまたはレーザーダイシングによって個々のパッケージに切断されます。シングレーションによりファンアウトチップパッケージが完成し、高性能が要求されるシステムレベルアセンブリでのテストや統合が可能になります。.
このプロセス全体では、極めて高い精度が要求されます。例えば、金型硬化中の金型シフトは、RDL段階でのミスアライメントにつながる可能性があり、これは高密度レイアウトにおける最大の課題の1つです。.
FOWLPの利点は何ですか？
より高いI/O密度
FOWLPは再分配レイヤーを用いてダイエッジを超えた相互接続を可能にし、複雑で高性能な半導体アプリケーションに理想的な、より多くのI/Oカウントとコンパクトな配線を可能にします。.
プロフィール
かさばる基板をなくすことで、FOWLPは超薄型パッケージを実現します。これは、特にスマートフォン、ウェアラブル、スペースに制約のある電子機器において、洗練された製品設計をサポートします。.
電気・熱性能の向上
FOWLPの信号経路を短くすることで、寄生効果を低減し、放熱性を高め、高密度チップ構成における速度と熱信頼性の両方を向上させます。.
基板不要
FOWLPは従来の基材の必要性をなくし、材料費を削減し、パッケージ構造を簡素化することで、より効率的で柔軟なサプライチェーンにつながっている。.
スケーラビリティ
FOWLPは単一または複数のダイの統合をサポートし、進化する高密度電子機器要件に対応したモジュール型システム・イン・パッケージ（SiP）およびチップレットアーキテクチャを可能にします。.
ファンアウト包装の種類
1.標準シングルダイFOWLP
このパッケージは、単一ダイをモールドされた再構成ウェハに統合し、再配線層を介して接続を外側に拡張します。RFチップやパワーマネージメントICに最適で、熱的・電気的効率に優れた、コンパクトで低コストのパッケージを実現します。.
2.マルチダイFOWLP
複数のダイが、慎重に制御された間隔で再構成ウェハに埋め込まれる。再分配層は同じパッケージ内でそれらを接続し、コンパクトなマルチチップ集積を可能にし、プロセッサやセンサのようなデバイスの基板レベルの複雑さを1つのユニットで軽減します。.
3.ファンアウトSiP（システムインパッケージ）
ダイと受動部品、メモリー、センサーを1つのモールド構造内に統合。再配線層がすべての要素を相互接続し、小型化されたシステムを実現します。これにより性能が向上し、スマートフォンやRFフロントエンド設計の高機能モジュールが可能になる。.
4.高密度FOWLP/RDLインターポーザー
有機インターポーザを必要としない高密度インターコネクトプラットフォームとして機能。複数のダイ間の微細配線が可能で、チップレット設計をサポートします。AIアクセラレータ、5G SoC、高度なエッジ・コンピューティング・モジュールなどの高性能アプリケーションで一般的。.
FOWLP製造における課題とは？
その利点にもかかわらず、FOWLPは技術的なハードルに直面している：
金型硬化時のダイシフト
成形時の熱膨張によってダイの位置がずれると、RDL の位置ずれにつながります。正確に配置することで、電気的接続性を確保し、高密度レイアウトでの歩留まり低下を防ぎます。.
反り
材料間の熱応力は、成形後のウェハの反りを引き起こします。信頼性の高いRDL形成、ダイボンディング、高スループット組立プロセスには、制御された平坦性が不可欠です。.
材料応力
モールド層、シリコン層、RDL 層間のストレスは、クラックや層間剥離につながる可能性があります。これを管理することで、機械的完全性とパッケージの長期信頼性が向上します。.
検査難易度
金型やRDL下の内部ボイドは検出が困難です。X線やCTなどの高度な画像技術により、最終組立前に隠れた欠陥を確実に特定します。.
プロセスの複雑さ
FOWLPは、従来のWLPよりも多くのステージを含み、精密な制御とインライン計測を必要とする。この複雑さは、より高い集積度をサポートしますが、厳密なプロセスモニタリングが要求されます。.
FOWLPにおける計測・検査の役割
FOWLPにおける計測は、ミクロンレベルでの構造および寸法精度を検証します。科学的な非接触方法を用いて、プロセスの初期段階で欠陥を検出します。これにより、信頼性と性能の一貫性を確保し、歩留まりの高い半導体製造をサポートします。.
光学計測
光学計測は、反射光を利用して2Dおよび3Dの表面形状を捉えます。反り、バンプの高さ、表面のばらつきを正確に測定します。この方法により、構造の均一性が保証され、FOWLP生産における厳しい設計公差をサポートします。.
X線およびCTイメージング
X線画像やCT画像は、はんだ接合部やアンダーフィル層内部の隠れたボイドや構造欠陥を検出します。これらの非破壊検査法は、ファンアウトパッケージング中に表面では見えない不具合を特定することで、信頼性を向上させます。.
レーザープロフィロメトリー
レーザープロフィロメトリーは、集光ビームを使用してバンプの高さ、コプラナリティ、ダイシフトをマッピングします。高解像度の表面形状を提供し、多層パッケージの電気的接触に重要なアライメントと平坦性を維持するのに役立ちます。.
超音波イメージング
超音波イメージングは、高周波の音波をパッケージ内に送り込み、内部接合の完全性を評価します。パッケージにダメージを与えることなく、ワイヤボンドやダイアタッチにおける接続の弱さや破損を特定し、長期的な電気性能を保証します。.
赤外線サーモグラフィ
赤外線サーモグラフィは半導体パッケージ全体の熱分布を可視化します。層間剥離や熱応力ゾーンのような隠れた欠陥を検出し、高密度FOWLP設計における過熱や材料剥離による故障を防ぐのに役立ちます。.
VIEW マイクロ計測 - 信頼性の高いファンアウトパッケージングを実現
VIEWは、インラインでの検査ニーズをサポートする高度な光学計測システムを設計し、高スループットのFOWLP生産を可能にします。 ミクロンレベルの精度が要求されるFOWLPにおいて、VIEW Micro-MetrologyはRDL、バンプ、ボイド、接合完全性解析のための高度な検査システムを提供します。当社の 光計測システム プロセスフローに直接統合できる超精密・高速測定で、半導体、医療、電子機器の製造ラインをサポートします。.
結論
ファンアウト・ウェハーレベル・パッケージングは単なるトレンドではなく、性能、密度、フォームファクター縮小への高まる要求を支える半導体集積における重要なシフトである。スマートフォンから自律走行車まで、, フォウルプ は次世代のエレクトロニクスを形成している。.
FOWLPおよび高密度包装向けに構築された高精度のインライン検査ソリューションについては、以下までお問い合わせください。 VIEW Micro-Metrology, 精度とパフォーマンスが出会う場所。.